2.2 核心计算中枢：SoC 与 PoP（Package-on-Package）叠层封装

打开一部手机的后盖，拆下金属屏蔽罩，主板上最显眼的通常是一颗方方正正、比指甲盖略小的黑色芯片。它的表面往往印着三星或海力士这样的内存厂商标志。很多第一次拆机的人会以为这就是手机的“内存条”，处理器应该在别的地方。真实情况更有意思：这颗芯片是上下两层叠在一起的。上面一层是内存，下面一层才是整部手机的计算中枢。这一节就从这块“双层蛋糕”讲起。

2.2.1 为什么要把内存“顶”在处理器头上

先看一个日常场景。你在相册里快速滑动上千张照片，或者打开一个大型游戏，处理器每秒要从内存里取出、写回海量数据。在手机内部，内存需要以每秒数十吉字节（GB/s）的带宽吞吐数据。这么高的数据流量，对连接处理器和内存的“道路”要求极高。

电信号在铜导线里传输并非没有代价。走线越长，线路本身的电容和电阻越大，每翻转一次信号需要充放电的能量就越多。在高频下，这部分能量会被反复消耗，最后变成热量和电池电量的损失。走线长还会带来信号衰减和干扰，为了保证数据不出错，又要额外花费功耗去驱动。

台式电脑可以把内存做成独立的内存条，插在离处理器几厘米外的插槽里，因为它有电源插座和风扇兜底。手机没有这样的条件。工程师的做法很直接：把内存颗粒焊在处理器芯片的正上方，这种方式称为 PoP 叠层封装（Package-on-Package，封装上叠封装）。

可以用城市规划来类比。如果把处理器比作一座工厂，内存比作原料仓库，传统布局是在工厂旁边另建一座仓库，中间修一条马路，运输费时又耗油。PoP 的思路是直接把仓库盖在工厂楼顶，用电梯上下运货。这样做有两个直接好处：

• 节省地皮：主板上省去了一整颗大芯片的占地面积。在寸土寸金的手机主板上，省下的面积可以留给电池、摄像头或射频器件。
• 缩短距离：处理器和内存之间的电气连接距离被压缩到毫米以内，高频传输带来的功耗明显降低，信号也更稳定。

所以，那个印着内存厂商标志的芯片，标志只说明了“楼顶”的身份。真正决定手机性能的部分，被压在下面，从外面看不见。

2.2.2 被压在下层的“全能微型系统”

压在内存下方的芯片叫作 SoC（System on Chip，片上系统）。顾名思义，它不是单一的处理器，而是把过去需要好几颗芯片才能完成的功能，集成到同一块硅片上。一颗典型的移动 SoC 内部包括以下几个主要单元：

这里有两个细节值得留意。

第一，CPU 的“大中小核”设计。手机里不是所有任务都需要满负荷运算。刷消息、听音乐这样的轻任务交给小核，功耗低；打开大型应用、处理复杂任务时才调用大核。这就像一家公司不会让资深专家去复印文件，而是按任务难度分配人手。至于系统如何决定把任务交给哪一类核心，第六章讲调度机制时会展开。

第二，NPU 处理的是“低精度”运算。人工智能计算往往涉及大量乘法和加法，但不要求每个数字都精确到小数点后很多位。用较低精度的数字进行计算，可以在同样的功耗下完成更多运算。NPU 正是为这种计算方式专门设计的电路。

把这么多单元放在同一块硅片上，原因和 PoP 一样：距离越近，通信越快、越省电，占地也越小。下一章会专门讨论这种“专芯专用”的异构设计背后的能效考量，这里只需建立一个印象：手机的“大脑”实际上是一个分工明确的团队，而不是一个全能的个体。

2.2.3 谁在设计，谁在制造

从产业角度看，这颗芯片的诞生分成“设计”和“制造”两个环节，分别由不同的企业完成。

在芯片设计领域，主要参与者包括高通（骁龙系列）、联发科（天玑系列）、苹果（A 系列）以及华为海思。这些公司负责规划芯片内部的架构，决定集成哪些单元、各单元如何协作。

在制造与先进封装环节，产能集中在台积电（TSMC）和三星晶圆代工手中。设计公司把图纸交给代工厂，由代工厂在硅晶圆上完成制造。台积电的 InFO-PoP（集成扇出型叠层封装）就是一种先进的叠层封装工艺，用来实现前面讲到的“楼顶仓库”结构。

这种分工说明了一点：一颗看似普通的芯片，背后连接着一条跨越多个企业甚至多个国家的协作链。设计能力和制造能力分属不同公司，任何一个环节出问题，都会影响最终产品。关于全球供应链的整体格局，本章第 2.6 节会做系统梳理。

2.2.4 小结

回到开头那颗印着内存标志的芯片。现在我们知道，它的上层是内存，下层是集成了 CPU、GPU、NPU、ISP 和 5G 基带的 SoC。两者叠在一起，是因为手机必须在极小的空间和有限的电量下处理极大的数据流量，缩短距离成了最有效的办法。

SoC 负责计算，但计算出的结果最终要变成无线信号发送出去，才能让手机真正连上世界。下一节，我们沿着主板继续探索，看看射频前端和天线这些“看不见的电磁阵列”是如何布置的。